Requested Patent: AVAILABLE COPY

Title:

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Abstracted Patent:

JP4056262

Publication Date:

1992-02-24

Inventor(s):

SANAI SUSUMU

Applicant(s):

MATSUSHITA ELECTRON CORP

Application Number:

JP19900167207 19900625

Priority Number(s):

IPC Classification:

H01L25/065; H01L25/07; H01L25/18; H01L27/00

Equivalents:

ABSTRACT:

PURPOSE:To enable a semiconductor integrated circuit device to be miniaturized and improved in electrical properties by a method wherein two or more semiconductor chips are stacked up on a board.

CONSTITUTION: Semiconductor chips 1, 2, and 3 are stacked up on a thin Au film 10 on a board 4 and bonded, and the chips 1, 2, and 3 are connected to a wiring 6 provided onto the board 4 with bonding wires, and the chips are coated hard with resin 7 except a bonding part on the board. Then, the chip 2 is bonded with an adhesive agent 8, the chip 2 is connected to the wiring 6 provided onto the board 4 through bonding, and a process the same as above is repeated, whereby the chip 3 is connected to the wiring 6 on the board 4. Lastly, the whole body is covered with a resin 9.

BEST AVAILABLE COPY

⑩日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

平4-56262

®Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成 4 年(1992) 2 月24日

H 01 L 25/065 25/07

301 C

7514-4M

7638-4M H 01 L 25/08

Z (全2頁)

❷発明の名称 半導体集積回路装置

> 创特 頭 平2-167207

願 平2(1990)6月25日 忽出

個発 明 者 頭

人

る出

佐 内 進

大阪府門真市大字門真1006番地 松下電子工業株式会社内

審査請求 未請求 請求項の数 4

松下電子工業株式会社

大阪府門真市大字門真1006番地

MH. 理 人 弁理士 小鍜冶 明 外2名

眀

1、発明の名称

半導体集發回路裝置

- 2、特許請求の範囲
 - (1) 半導体のチップを2つ以上積み重ねた多層構 造を特徴とする半導体集積回路装置。
- ② 基板上に、半導体のチップ。樹脂の順に積層 したことを特徴とする請求項(1)記載の半導体集 我回路装置。
- ③ 蒸板上に、半導体のチップを接着し、前記 チップと基板をポンディングした後に、表面に ハードコート処理を基板上のポンディング部分 を除いて施し、この処理の後に、半導体チップ を前記チップ上に接着し、ボンディングを2番 目のチップと基板間で行い、さらに装面をハー ドコート処理し、チップを接着するという方法 で半導体チップを2つ以上積層した構造を特徴 とする請求項②記載の半導体集積回路装置。
- (4) 半導体チップ上にハードコート処理をした 後、この表面上に金属の薄膜を設けた構造であ

る請求項(3)記載の半導体集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体集積回路設置、特にその3次元 の構造に関するものである。

従来の技術

半導体集積回路は通常、差板上に1個又は数 個、半導体チップを配置する2次元構造である。

発明が解決しようとする課題

従来の2次元構造の集積回路袋賃では、半導体 を多数用いると、機器が大きくなる問題がある。 また半帯体と半導体を結ぶ配線の長さによる負荷 等で、機器のスピードが違くなる問題があった。

本発明は、半導体集積回路装置を用いた装置の 小型化と装置の電気的特性の向上を目的とする。

課題を解決するための手段

半導体のチップを基板上に2つ以上積み重ねた 構造にし、基板と1番目のチップとポンディング し、さらに2番目、3番目、n番目のチップと基 板をポンディングすることにより構成される3次

元の半導体集積回路装置である。

作用

多層構造の集積回路装置にすることにより、面 積あたりの集積度が向上し、またチップ間の配線 長が従来より短くなるため、電気特性を向上させ ることができる。

実施例

は金(Au)の膜を示し、これは、Auのほか、 他の金属導電器膜であってもよい。

第2回は半導体集積回路の基板を電源電圧又は アースに接続した実施例である。半導体の配線による。半導体の配線にして、基板4上の配線にはない。 接続される。制能7でハードコートした設には 扱い文は他の金属によるでは接着した設けに 、半 の実施例と同様である。他の工程 は前記の実施例と同様である。 は前記の実施例と同様により、ず電解により、 はいていてきる。 はいていてきる。 はいていてきる。 はいていてきる。 はいていてきる。 はいていてきる。 はいていてきる。 はいていてきる。 はいていてきる。

この方法を用いることにより、チップを2個以上積層することができる。

またチップ間の結線長が本発明では数mmであるのに対し、通常のパッケージされた集積回路では数cm以上と長い。このため、従来と比較して回路の特性が向上した。

以上の実施例より、本発明の半導体集積回路装置は、半導体チップを積層することができ、高密

度化を図ることができる。

発明の効果

本発明によると、半導体集積回路装置の面積あたりの集積度が向上するため、機器の小型化が図れる。またチップを積層しているため、チップ間の配線距離が短くなるため、機器の電気的スピードのアップを図ることができる。見かけ上、大チップ(30mu以上)を用いた集積回路装置とほぼ同じ効果がある。


4、図面の簡単な説明

第1図,第2図はそれぞれ本発明の各実施例半 等体集費回路装置の断面図である。

1 . 2 . 3 ……半導体チップ、4 ……基板、5 ……ボンディングワイヤ、6 ……基板上の配線、7 ……樹脂、8 ……接着剤、9 ……樹脂、10 … … A u の膜、11 ……尋電薄膜。

代理人の氏名 弁理士 栗野重孝 ほか1名

第 1 図



第 2 | 河

